### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-321291

(43) Date of publication of application: 12.12.1997

(51)Int.Cl. H01L 29/78


(21)Application number : 08-137160 (22)Date of filing : 30.05.1996 (71)Applicant : NEC CORP

(72)Inventor: NINOMIYA HITOSHI

### (54) SEMICONDUCTOR DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To enhance driving power by making a trench at a specified depth from the surface of a diffusion region between a gate electrode and a drain region and forming a diffusion region containing impurities of one conductivity type on the side wall of the trench thereby facilitating depletion of the extended region. SOLUTION: A p-type silicon substrate 1 is implanted with phosphorions from the surface thereof and heat treated to form a first diffusion region, i.e., an n- extended drain region 2. The p-type silicon substrate 1 is then subjected to anisotropic etching using a CVD oxide as a mask and a trench 3 is made in the n- extended drain region 2. Subsequently, the trench 3 is filled with BPSG 4 and a third diffusion region, i.e., a side wall p-type diffusion layer 5, is formed around the trench 3 in the n- extended drain region 2 by diffusing boron. According to the method, the entire nextended drain region can be depleted easily.



### LEGAL STATUS

[Date of request for examination]

30.05.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2850852

[Date of registration]

13 11 1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平9-321291

(43)公開日 平成9年(1997)12月12日

(51)Int.Cl.\* H 0 1 L 29/78 徽別記号 庁内整理番号

FI H01L 29/78 技術表示箇所 301W

1L 29/18

301X

審査請求 有 請求項の数7 OL (全 7 頁)

(21)出願番号

特爾平8-137160

(22)出顧日

平成8年(1996)5月30日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 二宮 仁

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称】 半導体装置

### (57)【要約】

[課題] 高耐圧模型MOS型トランジスタの延長ドレイ ン領域の空乏層を伸び易くし、高耐圧を保ったままオン 抵抗を低減する。

【解決手段】一導電型の半導体基板上の一領域に形成された逆導電型で高濃度不純物を含むソース領域と、半導体基板主面のゲート 静機限を介して形成されたゲート電域と、ゲート電極を挟み前記ソース領域に対向して形成された逆導電型で低濃度不減物を含有する第1の拡散領域とを有し、第1の拡散領域の表面部に逆導電型で高濃度不純物を含むドレイン領域が形成され、ゲート電極とドレイン領域との間であり前記第1の拡散領域の表面部に一導電型で低濃度不純物を含む第2の拡散領域が形成され、さらに第1の拡散領域の表面から所定の深さに構立れ、さらに第1の拡散領域の表面から所定の深さに構立れ、たらに第1の拡散領域の表面から所定の深さに構成の関密に一導電型の不純物を含む第3の拡散領域が形成されている。



### 【特許請求の範囲】

【請求項1】 一導電型の半導体基板上の一領域に形成 された逆導電型で高濃度不純物を含むソース領域と、前 記半導体基板主面のゲート絶縁膜を介して形成されたゲ 一ト電優と、前記ゲート電優を挟み前記ソース領域に対 向して形成された逆道電型で低濃度不純物を含有する領 1の拡散領域とを有し、前記第1の拡散領域の表面部に 逆導電型で高濃度不純物を含むドレイン領域が形成さ

れ、前記ゲート電極と前記ドレイン領域との間であり前 記第1の拡散領域の表面部に一導電型で低濃度不純物を 10 に模型MOSトランジスタが使用される。 含む第2の拡散領域が形成され、前記ゲート電極と前記 ドレイン領域との間であり前記第1の拡散領域の表面か ら所定の深さに溝が形成され、前記溝の側壁に一導電型 の不純物を含む第3の拡散領域が形成されていることを 特徴とする半導体装置。

【請求項2】 前記溝の深さが、前記第1の拡散領域の 深さより浅くなるように設定されていることを特徴とす る請求項1記載の半導体装置。

【請求項3】 一導電型の半導体基板上に形成された逆 導電型のエピタキシャル層と、前記エピタキシャル層に 20 形成されたバックゲート領域と、前記バックゲート領域 内に形成された逆導電型で高濃度不純物を含むソース領 域と、前記バックゲート領域の表面上にゲート絶縁膜を 介して形成されたゲート電極と、前記ゲート電極を挟み 前記ソース領域に対向して形成された逆導電型で高濃度 不純物を含むドレイン領域とを有し、前記ゲート電極と 前記ドレイン領域との間であり前記エピタキシャル層の 表面部に一導電型で低濃度不純物を含む第2の拡散領域 が形成され、前記ゲート電極と前記ドレイン領域との間 であり前記エピタキシャル層の表面から所定の深さに溝 30 イン電極112を備えている。 が形成され、前記漢の側壁に一導電型の不純物を含む第 3の拡散領域が形成されていることを特徴とする半導体 装置。

【請求項4】 前記溝の深さが、前記エピタキシャル層 の膜障より浅くなるように設定されていることを特徴と する請求項3記載の半導体装置。

【請求項5】 前記構内に一導電型の不純物を含有する 絶縁材料が充填されていることを特徴とする請求項1か ら請求項4記載のうちの1つの請求項に記載の半導体装 置。

【請求項6】 前記高耐圧の絶縁ゲート電界効果トラン ジスタの動作において、前記ソース領域、半導体基板、 第2の拡散領域および第3の拡散領域が接地電位に固定 され前記ドレイン領域に電源電圧が印加されていること を特徴とする請求項1から請求項5記載のうちの1つの 請求項に記載の半導体装置。

【請求項7】 前記第1の拡散領域が全て空乏化されて いることを特徴とする請求項6記載の半導体装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明は半導体装置に関し、 特に高電圧で使用する高耐圧用機型MOSトランジスタ に関する。

#### [0002]

『従来の技術』半導体装置を搭載する機器によっては電 瀬爾圧が非常に高くなる場合がある。 このために、この ような機器に使用される半導体装置では優れた高耐圧特 性が要求されるようになる。そして、このような半導体 装置に用いられる高耐圧のトランジスタとしては、一般

【0003】従来の高耐圧で横型の絶縁ゲート電界効果 トランジスタ (以下、高耐圧横型MOSFETという) について、図8と図9に基づいて説明する。図8は、米 国特許であるUSP4811075に記載されている高 耐圧横型MOSFETの断面図である。また、図9は、 USP5294824に記載されている高耐圧構型MO SFETの平面図である。以下、前者を第1の従来例 と、後者を第2の従来例と記す。

【0004】初めに第1の従来例を説明する。図8に示 すように、p型シリコン基板101にn・延長ドレイン 領域102を備え、n・延長ドレイン領域102の表面 にp型拡散層103と素子分離絶縁膜104、p型拡散 屬103に接しないn・ドレイン領域108を備え、p 型シリコン基板の表面にn・ソース領域107、バック ゲート電極となるp・拡散領域109を備え、p型シリ コン基板101表面をチャネルとし、n・延長ドレイン 領域102とn・ソース領域107にまたがるゲート絶 緑膜105を介してゲート電極106を備えている。そ して、層間絶縁膜110、ソース電極111およびドレ

【0005】この構造のMOS型トランジスタは、n-延長ドレイン領域102の下側となるp型シリコン基板 101と上側となるp型拡散層103の両方向からn-延長ドレイン領域102を空乏化できるため、p型拡散 層103が無い構造のMOS型トランジスタよりもn・ 延長ドレイン領域102を低抵抗化することが可能であ り、トランジスタ導通時 (オン時) のドレイン・ソース 間のオン抵抗を低減できる。このような構造は、一般的 にダブルリサーフ (Duoble RESURF) 構造 40 とよばれている。

【0006】次に、第2の従来例としたUSP5294 824で提案されている構造は、前記のUSP4811 075により考案されている構造の上側のp型拡散層1 03を縞状にしたものである。このような高耐圧横型M OSFETの平面図を図9に示す。ここで、上記n型拡 散層103に相当するp型拡散層203に斜線が施され ている.

【0007】図9に示すように、p型シリコン基板20 1上にn・延長ドレイン領域202が形成され、この領 50 域内に縞状のp型拡散層203が形成されている。そし

て、ゲート電極206、n・ソース領域207、n・ドレイン関数208およびp・拡散関域209が形成されている。ここで、n・延長ドレイン領域202の下側となるp型立数層203が両方向が延長ドレイン領域2020を空を化させる効果は第1の従来例と同じである。しかし、この場合には、p型拡散層203が縞状に形成されているため、MOSトランジスタオン時でn・延長ドレイン領域2020電荷通過の断面積が第1の従来例の場合よりも増加る。そして、トランジスタオン時のドレイン・ソース間オン抵抗がさらに低速するようになる。

### [0008]

【発明が解除しようとする展館】しかしながら、このような従来のダブルリサーフの高所圧模型MOSFE工構造では、高値圧がn・ドレイン領域に印加された場合、n・延長ドレイン領域は上下方向からの空乏化される。このため、n・延長ドレイン領域の空乏化をさらに容易にしようとすると、n・延長ドレイン領域の不純物濃度を低下させることが必要になる。

【0009】しかし、n・延長ドレイン領域の不純物濃 20度を低下させると、この領域の抵抗が高くなる。そして、結局は高耐圧模型MOSFETのドレイン抵抗が高くなりこのトランジスタの駆動能力が低下する。このために、トランジスタのオン抵抗を低減することに限界が生じる。

【0010】あるいは、南部圧模型MOSFETを搭載する機器によっては、高耐圧模型MOSFETに大電流動作を必要とする場合がある。この場合には、従来の技術では上記の理由からドレイン領域の低抵抗化には限界があり、高耐圧模型MOSFETの大電流動作で問題が 30 あった。

【0011】本発明の目的は、高耐圧模型MOSFET の延長ドレイン領域の空を化をさらに容易にし、その駆動能力を高めることにある。そして上配の問題点を解決 しようとするものである。

#### [0012]

【課題を解決するための手段】このために、本発明の半導体装置では、一導電型の半端体基板上の一個版に形成された逆導電型で高濃度不純物を含むソース領域と、前記半導体基板主のが、一ト障極と、前記が一ト障極を決み前記ソース領域とれたが一ト障極と、前記が一ト電極と扱み前記ソース領域に対向して形成された逆導電型で低濃度不純物を含有する第1の拡散領域をを有し、前記がトレイン領域が形成の前記が連端電型で高濃度不純物を含むドレイン領域との間であり前記第1の拡散領域の表面部に逆導電型で高濃度不純物を含むドレイン領域との間であり前記第1の拡散領域が形成され、前記が一ト電極と前記ドレイン領域との間であり前記第1の拡散領域が形成され、前記が一ト電極と前記ドレイン領域との間であり前記第1の拡散領域の表面から所定の接合に構が形成され、前記は「線電型で低温度を和記を分類を分類であり前記第3の拡散領域の表面から所定の接合に構が形成され、前記は「線電型の操いを表する」

【0013】ここで、前記構の深さは、前記第1の拡散 領域の深さより浅くなるように設定されている。

【0015】ここで、前記構の深さは、前記エピタキシャル層の膜厚より浅くなるように設定されている。

【0016】また、前記溝内には一導電型の不純物を含 有する絶縁材料が充填される。

【0017】そして、前記高耐圧の絶縁ゲート電界効果 トランジスタの動作において、前記ソース領域、半導体 基板、第2の拡散領域および第3の拡散領域が接地電位 に固定され前記ドレイン領域に電源電圧が印加されてい ま

【0018】そして、前記高耐圧の絶縁ゲート電界効果トランジスタの動作において、前記第1の拡散領域が全て空乏化されている。

[0019]

【発明の実施の形態】次に本発明について図面を参照して説明する。図1、図2および図3は本発明の第1の実施の形態を説明するためのものである。ここで、図1は本発明の新証は機型MOSFETの平面図であり、図3は、図1に記すA-Bで明新した断面図であり、図3はC-Dで明面図である。この場合の構造の特徴は、n・延長ドレイン領域内にトレンチと、その周囲の側壁り型拡散層と、n・延長ドレイン領域表面にp型拡散層とが形成されることである。

【0020】図1に示すように、p型シリコン基板1上にn・延長ドレイン領域2が形成され、この領域内に関
数のトレンチ3が形成されている。このトレンチ3内に は埋込8PSCが埋設され、その周りには側壁9型拡散 層5が形成されている。また、n・延長ドレイン領域2 内にはp型拡散層が形成されている。そして、従来の 技術と同様に、ゲート絶縁膜8、ゲート電極9、n・ソ 一名領域10、n・ドレイン領域11およびp・拡散領域12等が形成されている。

【0021】図2および図3に示す高耐圧模型MOSF 50 ETは次のようにして製造される。すなわち、抵抗率が

50Ωcm程度のp型シリコン基板1表面を950℃の **熱酸化により、450nmのシリコン酸化膜を形成し、** フォトリソグラフィー技術とイオン注入技術とで選択的 に、p型シリコン基板1の表面からリンをドーズ量3× 1013/cm2、エネルギー150kevでイオン注入 する。そして、1200℃の熱処理により第1の拡散領 域である約6 u mの深さのn 延長ドレイン領域2を形

成する。

【0022】次に、CVD酸化膜を300nmの厚さに 術とドライエッチグ技術とによりCVD酸化膜を選択的 に異方性エッチングする。そして、上記のCVD酸化膜 をマスクとしてp型シリコン基板1を約5μmの深さに 異方性エッチング1. 図2に示すようにトレンチ3をn · 延長ドレイン領域2に形成する。

【0023】次に、BPSG (ボロンガラスとリンガラ スを含むシリコン酸化膜)を650nmの厚さにCVD 法で成長させ、950℃で30分程度の熱処理でリフロ 一した後、全面をエッチバックする。これにより、トレ 込BPSG4からのボロン拡散により、n- 延長ドレイ ン領域2内のトレンチ3の周囲には第3の拡散領域であ る側壁 p型拡散層 5を形成する。

[0024] 次に、図2および図3に示すように、フォ トリソグラフィー技術とイオン注入技術とによりp型シ リコン基板1の表面から選択的にボロンをドーズ量2× 1012/cm2、エネルギー100kevでイオン注入 する。これにより、n-延長ドレイン領域2表面に第2 の拡散領域であるp型拡散層6を形成する。

に減圧CVD法で堆積させ、フォトリソグラフィー技術 とドライエッチング技術とにより、このシリコン酸化膜 を選択的にウェットエッチングし部分的に厚い素子分離 絶縁膜7を形成する。

【0026】次に、H2 -O2 雰囲気、950℃温度で 5分程度の熱酸化をして膜厚が約50nmのゲート絶縁 膜8を形成する。そして、ポリシリコン膜を600nm の厚さにCVD法で堆積し、フォトリソグラフィー技術 とドライエッチング技術とによりこのポリシリコン膜を 選択的に異方性エッチングし、ゲート電極9を形成す

【0027】次に、フォトリゾグラフィー技術とドライ エッチング技術とにより、選択的にヒ素をドーズ量5× 10<sup>15</sup> / c m² 、エネルギー 70 k e v でイオン注入 し、n・ソース領域10とn・ドレイン領域11を形成 する。

【0028】次に、フォトリソグラフィー技術とイオン 注入技術とで選択的にポロンをドーズ量5×1015/c m<sup>2</sup>、エネルギー50kevでイオン注入し、p<sup>\*</sup>拡散 厚さにCVD成長させ、850℃で30分程度の熱処理 でリフローした後、フォトリソグラフィー技術とドライ エッチング技術とにより選択的に異方性エッチングを行 い、層間絶縁膜13とソース・ドレイン用のコンタクト ホールを形成する。

【0029】次に、アルミ金興膜を1μm程度の厚さに 蒸着法またはスパッタ法で堆積し、ドライエッチング技 術によりこのアルミ金属膜を異方性エッチングして、ソ ース電極14およびドレイン電極15を形成する。この 化学気相成長(CVD)させ、フォトリングラフィー技 10 ようにして本発明の高耐圧構型MOSFETが形成され

【0030】このような高耐圧模型MOSFETの構造 では、ドレイン電圧の緩和領域すなわち電界緩和領域と たるn: 延長ドレイン領域2に、n型シリコン基板1と р型拡散層 6 とのр п接合と、トレンチ 3 周囲の側壁 р 型拡散層5とのpn接合が形成される。このため、p型 シリコン基板および上側のp型拡散層からのpn接合で は空乏化できなかったn・延長ドレイン領域が空乏化さ れ、n · 延長ドレイン領域の全域が容易に空乏化できる ンチ3の内部を埋込BPSG4で充填する。そして、埋 20 ようになる。そして、n・延長ドレイン領域を従来より 低抵抗にしても、ドレイン・ソース間に生じた電圧を緩 和できる距離まで空乏層を伸ばすことが可能である。そ の効果を模式的に表したものが図4である。

> 【0031】図4 (a) は本発明の場合を示し、図4 (b) は先述した第2の従来例の場合を示す。ここで、 不純物の濃度は同一とし、ドレイン電圧は一定としてい

【0032】本発明の場合には、図4(a)に示すよう に、n 延長ドレイン領域2に形成される空乏層は、p 【0025】次に、シリコン酸化膜を600nmの厚さ 30 型シリコン基板1の方向からとp型拡散層6の方向から とで形成される。そして、さらに、埋込BPSG4の周 りの複数の側壁 p型拡散層 5間でもn・延長ドレイン領 域2の空乏化がなされる。これに対し、第2の従来例の 場合には、図4(b)に示すように、n 延長ドレイン 領域202に形成される空乏層は、p型シリコン基板2 01の方向からとp型拡散層203の方向からとで形成 されるのみである。ここで、斜線で示した領域は全て空 乏化された領域として示している。

> 【0033】これらの結果、本発明の場合には、n. 延 長ドレイン領域における抵抗を第2の従来例の場合より さらに低減することができるため、高耐圧横型MOSF ETオン時のドレイン・ソース間オン抵抗を低減するこ とが可能となる。

【0034】次に、本発明の第2の実施の形態を図5、 図6および図7に基づいて説明する。ここで、図5は本 発明の高耐圧横型MOSFETの平面図であり、図 6 は、図5に記すE-Fで切断した断面図であり、図7は G-Hでの断面図である。

【0035】本発明の第1の実施の形態では、電界緩和 領域12を形成する。次に、BPSGを1000mmの 50 領域となるm、延長ドレイン領域2はイオン注入と高温

数処理によるn型シリコン基板1への不純物拡散により 形成されている。しかし、第2の事施の形態では電界綴 和領域はエピタキシャル成長により形成された低濃度不 純物層に設けられている。

7

【0036】また、第1の実施の形態ではMOSトラン ジスタのチャネル領域となるのは n型シリコン基板 1の 表面であるのに対し、この第2の実施の形態ではp・バ ックゲート領域という不純物拡散層の表面がチャネル領 域となる。

図7に示すように、n型シリコン基体21上にn・エピ タキシャル層 22 が形成され、この領域内に複数のトレ ンチ23が形成されている。このトレンチ23内には埋 込BPSG24が埋設され、その周りには側壁p型拡散 層25が形成されている。また、n·エピタキシャル層 22表面にはp型拡散層26が形成されている。そし て、その表面がチャネルとなる p\* バックゲート領域 3 0が形成されている。その他は従来の技術と同様に、素 子分離絶縁膜27、ゲート絶縁膜28、ゲート電極2 9. n \* ソース領域 3 1. n \* ドレイン領域 3 2. 層間 20 FETの平面図である。 絶縁膜33、ソース電極34およびドレイン電極35が 形成され、これらでもって本発明の高耐圧構型MOSF ETが構成される。

【0038】この場合には、n-エピタキシャル層22 は、p型シリコン基体21と、素子上部のp型拡散層2 6とのpn接合に加え、n-エピタキシャル層22内の トレンチ23周囲の側壁p型拡散層25とのpn接合が ある。このため、第1の実施の形態の効果と同様にn-エピタキシャル層22の全域が容易に空乏化できるよう になる。そして、n-エピタキシャル層を従来より低い 30 1,101,201 p型シリコン基板 抵抗率としても、ドレイン・ソース間に生じた電圧を緩 和できる距離まで空乏層を伸ばすことが可能となる。こ の結果、n エピタキシャル層 2 2 における抵抗を低減 することができるため、第1の実施の形態と同様に高耐 圧横型MOSFETのオン時のドレイン・ソース間抵抗 を低減することが可能となる。

### [0039]

【発明の効果】本発明の高耐圧横型MOSFETの構造 は、n・延長ドレイン領域は、p型シリコン基板と、素 子上部のp型拡散層とのpn接合に加え、n 延長ドレ 40 11,32,108,208 n ドレイン領域 イン領域内のトレンチ周囲の側壁p型拡散層とのpn接 合を有している。

【0040】このためp型シリコン基板および上側のp 型拡散層からだけでは空乏化できなかったn.延長ドレ イン領域が空乏化でき、n・延長ドレイン領域の全域が 容易に空乏化されるようになる。そして、n・延長ドレ イン領域を従来より低い抵抗率としても、ドレイン・ソ

ース間に生じた質圧を紛和できる距離すで空う層を伸げ すことが可能となる。このために n・延長ドレイン領 城における抵抗を低減することができるようになり、高 耐圧模型MOSFETオン時のドレイン・ソース間抵抗 すなわちオン抵抗を低減することが可能となる。

【0041】このような効果は、n- 延長ドレイン領域 の代りにn、エピタキシャル層が形成される場合も同様 となる

【0042】また、高耐圧模型MOSFETの電流駆動 【0037】以下、詳細に説明する。図5、図6および 10 能力が大幅に向上するようになるため、高耐圧で大貫流 の高耐圧模型MOSFETが形成できるようになる。 【図面の簡単な説明】

> 【図1】本発明の第1の実施の形態の高耐圧構型MOS FETの平面図である。

【図2】上記高耐圧横型MOSFETの断面図である。

【図3】上記高耐圧構型MOSFETの断面図である。 【図4】 本発明の効果を説明するための模式断面図であ

【図5】本挙明の第2の実施の形態の嘉耐圧構型MOS

【図6】本発明の第2の実施の形態の高耐圧横型MOS FFTの断面図である。

【図7】本発明の第2の実施の形態の高耐圧横型MOS FFTの断面図である。

【図8】第1の従来例を説明するための高耐圧機型MO SFETの断面図である。

【図9】第2の従来例を説明するための高耐圧横型MO SFETの平面図である。

#### 【符号の説明】

2, 102, 202 n・延長ドレイン領域

3, 23 トレンチ

4.24 埋込BPSG

5, 25 側壁 p 型拡散層

6, 26, 103, 203 p型拡散層

7, 27, 104 案子分離絶縁膜

8.28.105 ゲート絶縁膜

9, 29, 106, 206 ゲート電棒 10.31.107.207 n\*ソース領域

12, 109, 209 p· 拡散領域

13, 33, 110 層間絶縁膜


14.34.111 ソース電極

15, 35, 112 ドレイン電極


21 p型シリコン基体

22 n・エピタキシャル層

30 p・パックゲート領域







[図9]

